EN

NEWS CENTER

新闻动态

蓄电池在线监测系统的设计理念以及实现方法
来源:2017-06-28

 


  蓄电池在线监测系统的设计原来是什么?我们通过哪些技术来实现,在这篇文章中有我们光谷通信小编来为大家进项讲解。

   蓄电池在电力系统中是一种必备的后备电源且数量较多, 其使用寿命和安全可靠性倍受用户关注。但由于使用不当或者不能及时维护,经常会导致蓄电池组中个别蓄电池的过放电或者早期失效。过放电或者早期失效的个别蓄电池在后备电源投入使用时,会严重影响整个电池组的放电容量,甚至会导致整个供电系统的崩溃。因此,为保证在市电被切断时用电设备能够安全可靠运行,避免蓄电池在长期使用过程中因个别电池过放电或者失效而引发事故带来经济损失,对蓄电池进行实时在线监测和及时的故障诊断成为蓄电池维护工作的一个极为重要 方面。本文介绍的基于stc89c58rd+微控制器的蓄电池在线监测系统,能实现对蓄电池无论在闲置状态还是充、放电动态过程中的状态监测;对蓄电池内 部开路、短路、过压、欠压及过度放电等异常状态及时报警并存储数据以备查询;能对2v6v和12v多种多节电池电压在线测量;提高了对蓄电池监测的准确 性、自动化和智能化程度。本文具体介绍了系统的硬件设计和软件实现。

系统硬件设计

系统硬件结构

蓄电池在线监测系统是以stc89系列的stc89c58rd+微控制器、xilinxxc9572-84为核心,外围电路主要由电压采集电路、 a/d转换电路、显示驱动电路及键盘电路等几部分组成的,如图1所示。a/d转换芯片采用10adc tlc1549。显示驱动芯片采用mc14489b,它可以驱动5位共阴极数码管,微控制器的p1口的低5位作为键盘输入口,扩展的rs485接口用于多 机通信 。下面详细介绍系统中stc89c58rd+xc9572-84器件和电压采集电路、a/d转换电路的设计与实现。

 系统硬件结构框图

1 系统硬件结构框图

微控制器stc89c58rd+简介

stc89c58rd+stc89系列的微控制器,它不但与80c51完全兼容,而且还有新的特点:片内含有flash程序存储器32kbdataflash数据存储器32kbram数据存储器1208b,同时内部还有看门狗(wdt);由于ale信号开关状态可设置,从而降低了emi; 具有可编程的8级中断源4种优先级,具有系统可编程(isp)和应用可编程(iap)等特点,片内资源丰富、集成度高、使用方便。stc89c58rd+ 对系统的工作进行实施调度,实现外部输入参数的设置、电池电压的测试和显示、电池工作状态的指示。

逻辑编程器件xc9572-84cpld

由于监测的电池节数较多,所需要i/o口较多,用传统的设计方法,需要74hc27374hc0074hc138cd4514等多种芯片来实 现,器件种类和数量多,使pcb的尺寸加大,也增加了系统的不稳定因素。本系统选用xilinx系列的cpld器件xc9572-84,其共有72个宏单 元,69i/o口,1600个门,72个寄存器,可以对上述多种芯片进行集成。该器件具有在系统可编程能力,含有先进的数据保密特性,它可以完全保护编 程数据不被非法读取和擦除,每个i/o口都有一个可编程输出摆率控制位从而可减小系统噪声,采用具有较低功耗的快速闪存技术,每个i/o口的驱动能力强, 负载电流可达24maxc9572-84接收单片机传来的数据和地址,控制各个固态继电器(g3vm-402c)的选通以及a/d转换的进行,达到采集 电压的功能。采用了cpld器件后,减少了系统所需器件的数量和种类,简化了pcb的排版和布线,减小了系统体积和节约成本,方便了系统调试,有利于批量化生产。

 电压采集电路

2 电压采集电路

电压采集电路

电压采集电路直接影响到电压测试的精确程度,因而采集电路设计得是否适当对整个系统至关重要。对每节电池电压进行测量,有两种方法:①对每节电池电 压直接采集。②采集(+1)节电池的总电压,减去n节电池的总电压得第n+1节电池电压。第一种电压采集精确而且安全。第二种虽然电路比较简单但是当电 池节数多时采集的电压太高,不安全而且会出现较大的误差。因此选用第一种方法。电压采集电路要求要安全,采集的电压要足够的稳定。本系统的蓄电池组采用串 接方式,bat1+接第一节电池的正极,bat2+接第二节的正极(第一节的负极),如此依次连接,最多可达41节。经过xc9572-84模拟开关选通 g3vm-402c后,将1n节电池电压依次释放到电压总线bus1+bus1-上,电路选用运算放大器lm358作为信号放大器件,它的前级为差分 式放大器,后级为电压跟随器,使tlc1549得到一个稳定的采样电压,如图2所示。1vd01vd1采用fr104高速开关管来保护运算放大器的内部 电路。差分式放大倍数为a=0.2,具体推导如下:

(ua-up)/1r12=up/1r14; ①

(ub-un)/1r11=(un-vo)/1r13;②

注意运放的“虚短”特点,有up=un;结合①、②两式得到vo=((1r11+1r13)/1r11)·(1r14/(1r12+1r14))·ua-1r13/1r11·ub;选取电阻满足:1r13/1r11=1r14/1r12的关系,输出电压可简化为:vo=1r13/1r11·(ua-ub),故电压放大倍数a=vo/(ua-ub)=1r13/1r11=0.2

a/d转换电路

本系统a/d转换采用片外串行总线10位高速高精度专用集成电路tlc1549,其功耗低、体积小、占用单片机的资源少,具有连接方便、编程简单的 特点。电压采集电路的输出电压与tlc1549a/d转换通道相连接,在时钟脉冲信号作用下,tlc1549将电压转换成10位二进制数字信号,并把上 次a/d转换的结果以10位二进制数的形式依次输出,再通过光电隔离传送到单片机进行处理,如图3所示。

 a/d转换电路

3 a/d转换电路

硬件设计过程中的注意点

1 系统用多路电源,要考虑系统的功耗选择适当的电源,电源电压应比较稳定。

2 电压采集部分使用固态继电器(g3vm-402c),由于电池节数较多,电压比较高,故应注意对内部电路的保护,可以采用适当功率的电阻。对放大电路的电 阻精度要求较高,可选用精度为1%的金属膜电阻;电路设计应避免出现因多个固态继电器同时开通的直通现象,这样会使多节蓄电池短路,造成电压采集电路的损 坏。

3 a/d转换芯片的基准电源要十分稳定,基准电源与芯片工作电源应采用不同的共地电源,以保证a/d转换芯片基准电源的稳定性。为了减少干扰,时钟和片选信号与单片机、cpld之间进行光电隔离。

4 器件的布局和pcb图的布线采用模块化,交流与直流分离,强电与弱电分离,数字地和模拟地分开,注意电源线和地线的布局。

系统软件设计

在单片机的软件编程上,以keil c编译器的windows集成开发环境 μvision2作为软件开发平台,采用c51高级语言编写。该语言是80c51系列单片机的专门的高性能的程序设计语言。它采用符合ansi标准的c语 言编程,便于改进、扩充和移植,可以对硬件进行操作,能够产生极高速和极其简洁形式的目标代码,在代码的效率和执行速度上完全可以和汇编语言相媲美,并且 有十分丰富的库函数可以供用户直接调用,从而极大地提高了程序的编写效率,能提供给用户高质量的程序代码。采用硬件描述语言verilog hdlcpld进行编程。

单片机软件编程注意点

1 键盘在定时中断服务程序中读取,用中断间隔时间实现键盘的去抖,不必编写另外的延时程序,提高了cpu的利用效率。键盘值存入数据缓冲区,在主程序中读数据缓冲区的内容,执行键盘功能散转子程序。

2 电池电压的采集在中断程序中执行,因固态继电器的开通与关断时间均需1ms,故通道选通时要有一定的延时,使电池采集电压建立并稳定后再启动a/d转换。

3 根据a/d转换芯片tlc1549的工作原理,当前输出的数据是上一次a/d转换的结果, 故对一节电池电压采样的首次a/d转换结果应丢弃,其余几次转换结果保留并加以处理。

 蓄电池在线监测系统单片机软件编程流程图

4 单片机软件编程流程图

4 根据stc89c58rd+dataflash 的特点,数据写入时必须启动isp/iap命令,cpu等待iap动作定时后,才继续执行程序,要先关断中断(ea)。要使数据写入dataflash存 储器,不能跨越扇区,如果要对某个扇区进行擦除,而其中有些字节的内容需要保护,则需将其先读到单片机内部的ram中保存,再将该扇区擦除,然后再将保存 的数据写回该扇区。

>cpldverilog hdl编程

用硬件描述语言verilog hdl的程序设计硬件的好处在于易于理解、易于维护、调试电路速度快、有许多易于掌握的仿真、综合和布局布线的工具,还可以用c语言配合verilog hdl来做逻辑设计的布线前和布线后仿真,验证功能是否正确。限于篇幅,下面给出部分模块的verilog hdl程序

module reg8 ( clrb, d, clk, q ); //8位数据锁存

input clrb, clk;

input [7:0] d;

output [7:0] q;

reg [7:0] q;

always @( posedge clk or negedge clrb )

q <= ( !clrb )? 0: d;

endmodule

module decode4_16( e1,a,y ); //4-16译码

input e1;

input [3:0] a;

output [15:0] y;

reg [15:0] y;

always @( e1 or a )

if(e1==0 )

begin

case(a)

0:y=16'b1111111111111110;

1:y=16'b1111111111111101;

2:y=16'b1111111111111011;

3:y=16'b1111111111110111;

4:y=16'b1111111111101111

5:y=16'b1111111111011111

6:y=16'b1111111110111111

7:y=16'b1111111101111111

8:y=16'b1111111011111111

9:y=16'b1111110111111111

10:y=16'b1111101111111111

11:y=16'b1111011111111111

12:y=16'b1110111111111111

13:y=16'b1101111111111111

14:y=16'b1011111111111111

15:y=16'b0111111111111111

endcase

end

else

y=16'b1111111111111111;endmodule

热门新闻

在线咨询 x
有什么可以帮到你
点击咨询